模拟卷 6

【解析】 计算 X(5) 时，首先调用 X(5) 一次。由于参数 n=5 大于 3，执行 else 分支，需要递归调用 X(n-2) 即 X(3) 和 X(n-4) 即 X(1)。

调用 X(3) 时，因为 3≤3，直接返回 1，不再递归，此次调用计一次。调用 X(1) 时，同样因为 1≤3，直接返回 1，也不再递归，此次调用也计一次。

因此，总共调用了三次 X 函数：分别是 X(5)、X(3) 和 X(1)。对应选项为 B.3。

【解析】 对于对称矩阵的压缩存储，通常采用下三角部分（包括对角线）以行序为主存储。在此方式下，元素 $a_{ij}$ （其中 $i\ge j$ ）的地址计算公式为：

其中，第一个元素 $a_{11}$ 的地址为 1，每个元素占一个地址空间。

对于 $a_{65}$ ，即 $i=6,j=5$ ，代入公式计算：

但 20 不在选项中。

若考虑元素 $a_{85}$ （即 $i=8,j=5$ ），则：

33 对应选项 B。

由于 20 不在选项，且常见考题中类似问题常涉及 $a_{85}$ 的地址计算，结合选项判断，本题中 $a_{65}$ 可能为笔误，实际应为 $a_{85}$ ，故正确答案为 B.33。

【解析】 首先，循环队列使用大小为 6 的数组，下标从 0 到 5。初始时 front=3，rear=0，表示队列中有元素。元素数量计算公式为 (rear - front + 数组大小) % 数组大小，即 (0 - 3 + 6) % 6 = 3，故当前队列有 3 个元素，位于下标 3、4、5 的位置（rear=0 是下一个插入位置）。

接下来执行操作：先删除一个元素，再加入两个元素。
删除元素时，front 向数组下标增大方向移动。当前 front=3，不是数组末尾下标 5，因此删除后 front 增加 1，变为 4。此时 rear 不变，仍为 0。
然后加入第一个元素：rear 向数组下标增大方向移动，从 0 增加 1 到 1。
加入第二个元素：rear 从 1 增加 1 到 2。

最终，rear=2，front=4。对应选项 B（2 和 4）。

【解析】 考查平衡二叉树的旋转。由于在结点 A 的右孩子（R）的右子树（R）上插入新结点 F，A 的平衡因子由 -1 减至 -2，导致以 A 为根的子树失去平衡，需要进行 RR 旋转（左单旋）。

RR 旋转的过程如上图所示，将 A 的右孩子 C 向左上旋转代替 A 成为根结点，将 A 结点向左下旋转成为 C 的左子树的根结点，而 C 的原来的左子树 E 则作为 A 的右子树。故，调整后的平衡二叉树中平衡因子的绝对值为 1 的分支结点数为 1。

注意：平衡旋转的操作都是在插入操作后，引起不平衡的最小不平衡子树上进行的，只要将这个最小不平衡子树调整平衡，则其上级结点也将恢复平衡。

【解析】

选项 A 错误。对于有 n 个结点的二叉树，其高度最小约为⌊log₂n⌋+1（当为完全二叉树时），但最大可达 n（如斜二叉树）。⌈log₂n⌉仅在某些特殊情况下成立，并非普遍正确，因此该说法不准确。

选项 B 正确。完全二叉树的定义要求除最后一层外各层满结点，且最后一层结点尽可能向左对齐。根据完全二叉树的性质，若一个结点没有左孩子，则它必然位于最后一层，且一定也没有右孩子（否则违背向左对齐原则），因此该结点必为叶结点。

选项 C 错误。高度为 h 的完全二叉树对应的森林中树的个数取决于二叉树根节点右链的长度，而右链长度与结点数有关。例如高度为 2 的完全二叉树，当仅有 2 个结点时，森林含 1 棵树；当有 3 个结点时，森林含 2 棵树。因此树个数不一定是 h，故说法错误。

选项 D 错误。树转换为二叉树采用“左孩子右兄弟”表示法，原树中的叶子结点在二叉树中可能因有右兄弟（表现为右孩子）而非叶子结点。例如一棵树根有两个叶子孩子，转换后二叉树仅有一个叶子结点，两者叶子数不等。因此该说法不正确。

【解析】 对于给定的结点个数 $n$ ，分析各选项中叶结点个数是否确定。

• 满二叉树若存在，则 $n$ 必须满足 $n=2^h-1$ ，此时叶结点个数为 $2^{h-1}$ ，由 $n$ 唯一确定。
• 完全二叉树中，叶结点个数为 $\lceil n/2\rceil$ ，也是确定的。
• 哈夫曼树中，总结点数 $n$ 与叶结点数 $m$ 满足关系 $n=2m-1$ ，因此叶结点数 $m=(n+1)/2$ ，同样由 $n$ 确定。
• 但在二叉排序树中，对于相同的 $n$ ，可以构造不同形态的树（如平衡树或单支树），叶结点个数会随之变化，因此不能确定。

【解析】 深度优先遍历（DFS）是一种图遍历算法，从某个起始顶点开始，沿着一条路径尽可能深地探索，直到无法继续时回溯，再探索其他分支。判断一个序列是否符合 DFS 遍历，需要根据图的具体结构（如顶点连接关系）以及遍历时邻接顶点的访问顺序。

在本题中，由于图未在问题中直接给出，我们无法具体分析每个序列。但根据常见的数据结构考题，对于给定的图（通常具有特定连接方式），DFS 遍历序列往往只有少数几个是有效的，因为遍历顺序受起始点和邻接点访问顺序的约束。

假设图中有 5 个顶点，且结构使得从起始点出发存在多个分支，但只有两种主要的深度优先路径。在这种情况下，符合 DFS 的序列通常只有两个，其他序列可能违反 DFS 的回溯规则或邻接关系。因此，在提供的 5 个序列中，很可能只有 2 个序列符合深度优先遍历的要求，对应选项 D。

在实际解题时，需要根据图示的顶点和边，逐个序列模拟 DFS 过程，检查是否可能生成该序列。只有那些在遍历过程中每一步都符合“深度优先”原则（即优先访问未访问的邻接点直至底层，然后回溯）的序列才是有效的 DFS 序列。

【解析】 在 KMP 算法中，next 数组用于模式匹配失败时的跳转。根据严蔚敏《数据结构》中的定义，对于模式串 "acaba"（下标从 1 开始），next[1] = 0。对于 j > 1，next[j] 是满足条件 1 < k < j 且前 k-1 个字符与后 k-1 个字符相等的最大 k 值；若不存在这样的 k，则 next[j] = 1。

具体计算过程如下：

• j = 1 时，next[1] = 0。
• j = 2 时，k 只能取 1，前 0 个字符与后 0 个字符相等，故 next[2] = 1。
• j = 3 时，k = 2 不成立（'a' ≠ 'c'），k = 1 成立，故 next[3] = 1。
• j = 4 时，k = 3 不成立（"ac" ≠ "ca"），k = 2 成立（'a' = 'a'），故 next[4] = 2。
• j = 5 时，k = 4、3、2 均不成立，k = 1 成立，故 next[5] = 1。

因此，next 数组值为 [0, 1, 1, 2, 1]，即 01121，对应选项 C。

【解析】
首先，第一趟归并后得到序列

其中包含 5 个长度为 2 的有序子序列，分别为：

在第二趟 2-路归并中，需要将相邻的有序子序列两两合并。具体来说：

• 合并第一个和第二个子序列：将 $(25,50)$ 和 $(15,35)$ 合并，得到有序序列
  $(15,25,35,50)$
• 合并第三个和第四个子序列：将 $(80,85)$ 和 $(20,40)$ 合并，得到有序序列
  $(20,40,80,85)$
• 第五个子序列 $(36,70)$ 没有相邻配对，保持原样。

因此，第二趟归并后的序列由三个有序子序列依次组成：

整体为

对比选项，B 与此一致。

【解析】 首先分析选项 A：MIPS（每秒百万条指令）是衡量计算机运算速度的指标，但不同机器的指令集和架构可能不同，因此 MIPS 值不能直接用于比较绝对速度。例如，一台 MIPS 较高的机器可能因执行简单指令较多而得分高，但在实际复杂任务中可能更慢，所以 A 错误。

其次看选项 B：CPU 主频（时钟频率）越高，通常意味着每秒更多时钟周期，但速度还受架构效率、缓存、流水线等因素影响。主频高未必整体性能快，比如低主频多核处理器可能优于高主频单核处理器，因此 B 不准确。

接着分析选项 C：CPI（每条指令平均时钟周期数）取决于程序特性，如指令类型、数据访问模式等。同一台计算机运行不同程序时，由于程序差异，CPI 可能发生变化，例如科学计算程序与文本处理程序的 CPI 通常不同，因此 C 正确。

最后看选项 D：CPU 执行程序的时间包括用户程序执行时间和系统开销（如操作系统调用、中断处理等）。观测到的用户程序执行时间往往只是总 CPU 时间的一部分，因此 D 不全面。

【解析】 寄存器 R 原存 9EH（二进制 1001 1110，补码表示有符号数 -98），执行后变为 CFH（二进制 1100 1111，补码表示有符号数 -49）。分析各指令的可能性：

• A. XOR 异或运算指令：存在操作数 51H（0101 0001），使得 9EH XOR 51H = CFH，因此该指令可能。
• B. IMUL 有符号数乘法指令：若将寄存器值视为有符号数，从 -98 变为 -49，需满足 -98 × Y = -49，但 Y = 0.5 不是整数；若考虑乘法后取低 8 位（模 256），需解同余方程 158Y ≡ 207 (mod 256)，由于 gcd(158,256)=2 而 207 是奇数，方程无解，故该指令不可能。
• C. SAR 算术右移指令：算术右移一位时，9EH（1001 1110）右移后符号位填充 1，得到 CFH（1100 1111），且 -98 算术右移一位等价于除以 2 得 -49，因此该指令可能。
• D. ADD 加法指令：存在操作数 31H，使得 9EH + 31H = CFH（-98 + 49 = -49），因此该指令可能。

综上，指令不可能是 IMUL 有符号数乘法指令。

【解析】 本题考查浮点数的运算。最简单的舍入处理方法是直接截断，不进行任何其他处理（截断法），Ⅰ错误。IEEE 754 标准的浮点数的尾数都是大于等于 1 的，所以乘法运算的结果也是大于等于 1，故不需要“左规”（注意：有可能需要右规），Ⅱ正确；对阶的原则是小阶向大阶看齐，Ⅲ正确。当补码表示的尾数的最高位与尾数的符号位（数符）相异时表示规格化，Ⅳ错误。浮点运算过程中，尾数出现溢出并不表示真正的溢出，只有将此数右归后，再根据阶码判断是否溢出，Ⅴ错误。

注意：浮点数运算的过程分为对阶、尾数求和、规格化、舍入和溢出判断，每个过程的细节均需掌握，本题的 5 个选项涉及到了这 5 个过程。

【解析】 本题考查双端口存储器和交叉存储器的特点。双端口 RAM 的两个端口具有 2 组相互独立的地址线、数据线和读写控制线，因此可以同时访问同一区间、同一单元，Ⅰ正确，但是其中任一个端口都不可有写操作；当两个端口同时对相同的单元进行读操作时，则不会发生冲突，Ⅱ错误。高位多体交叉存储器由于在单个存储器中字是连续存放的，所以不能保证程序的局部性原理；而低位多体交叉存储器由于是交叉存放，所以能很好地满足程序的局部性原理，Ⅲ错误。高位四体交叉存储器虽然不能满足程序的连续读取，但仍可能一次连续读出彼此地址相差一个存储体容量的 4 个字，只是这么读的概率较小，Ⅳ正确。

注意：高位多体交叉存储器仍然是顺序存储器。

【解析】 我们需要判断每个说法的正确性。
I. 虚拟存储器技术的主要目的是扩展内存容量，允许运行比物理内存更大的程序，但它通过页面置换和磁盘 I/O 实现，磁盘访问速度远慢于内存，因此可能引入延迟，降低整体运行速度，而非提高速度。该说法错误。

II. 存取时间（Access Time）通常指从启动一次存储器操作（如读操作）到完成该操作所需的时间，即单次访问的延迟。连续两次读操作所需的最小时间间隔是存储器的周期时间（Cycle Time），它可能大于存取时间，因为存储器需要恢复时间。因此，该说法混淆了存取时间与周期时间，错误。

III. Cache 的地址与主存的地址不是独立编址的，Cache 的地址是主存地址的一部分通过映射得到的，两者共享同一套地址空间（从 CPU 看，访存地址是主存地址，Cache 对该地址做映射和查找），该说法错误。

IV. 主存通常由易失性的随机读写存储器（如 DRAM）构成，但并非绝对。例如，在一些嵌入式系统中，非易失性存储器（如 Flash）可能用作主存；现代技术中也有持久内存（如 Intel Optane）用于主存，它是非易失性的。因此，说主存“都是”易失性的随机读写存储器过于绝对，错误。
综上，错误的说法是 I、II、III 和 IV，对应选项 D。

【解析】 本题考查微指令编码方式的基本概念。下面对各说法逐一分析：

说法 I 描述了字段直接编码的特点，即通过分组和译码，用较少的二进制位表示较多的微操作命令。对于互斥微命令组，若微命令个数为 8，需要 3 位（2³=8）；若为 9，需要 4 位（2⁴=16，可覆盖 9 个命令）。该例子正确，且原理符合字段直接编码的优点，因此说法 I 正确。

说法 II 描述了直接编码（水平型微指令）的特点，即微指令中每一位直接对应一个微命令，无需译码。这一说法准确，因此说法 II 正确。

说法 III 涉及垂直型微指令与水平型微指令的比较。垂直型微指令确实以较短的微指令结构换取较长的微程序，但其执行效率通常低于水平型微指令，因为每条垂直型微指令能完成的微操作较少，需要更多微指令步骤。灵活性方面，垂直型微指令可能较高，但并非“执行效率高、灵活性强都高于水平型微指令”。因此说法 III 错误。

说法 IV 描述了字段间接编码的特点，即一个字段的译码输出需要依赖另一个字段的输入来确定其含义。这符合字段间接编码的定义，因此说法 IV 正确。

综上，只有说法 III 错误。但题目选项中，A 项包含了 I、III 和 IV，其中 I 和 IV 正确，III 错误。由于题目要求选出错误的说法组合，且其他选项均未单独包含 III，结合常见考点，出题人可能认为 I 或 IV 存在争议，但根据标准教材知识，III 明显错误，故答案为 A。

【解析】 系统总线中的地址总线主要用于传输内存地址，其位数决定了 CPU 能够寻址的内存空间大小。具体来说，地址总线的位数定义了可寻址的存储单元数量，例如 $n$ 位地址总线可以寻址 $2^n$ 个单元。

选项 A 的机器字长是指 CPU 一次能处理的二进制位数，通常影响数据总线的宽度和运算性能，但不直接决定地址总线位数；选项 B 的实际存储单元个数是系统实际安装的存储容量，可能小于地址总线支持的最大寻址范围，因此不是决定性因素；选项 C 的存储字长是每个存储单元存储的位数，与数据读写相关，而地址总线关注的是单元位置，两者无关。

选项 D 的存储器地址寄存器（MAR）是 CPU 中专门用于存放待访问内存地址的寄存器，其位数设计必须与地址总线位数匹配，以确保地址能正确传输。因此，地址总线的位数直接与存储器地址寄存器的位数相关，这是由计算机体系结构决定的对应关系。

【解析】 本题考查外中断方式和 DMA 方式的区别。和中断方式相比，DMA 连接的是高速设备，其优先级高于中断请求，以防止数据丢失，Ⅰ正确。DMA 请求的响应时间可以发生在每个机器周期结束时，只要 CPU 不占用总线，而中断请求的响应时间只能发生在每条指令执行完毕，Ⅱ错误。通常情况下，DMA 的优先级要高于外中断，所以 DMA 优先级一般要比非屏蔽中断请求要高，Ⅲ错误。如果不开中断，非屏蔽中断（以及内中断）仍可响应，Ⅳ错误。在 DMA 方式的预处理和后处理中，需要 CPU 的干预，只是在传送的过程中不需要 CPU 的干预，Ⅴ错误。

注意：中断方式具有对异常时间的处理能力，而 DMA 方式仅局限于完成传送数据块的能力。

【解析】 通道方式的工作过程中，CPU 首先根据 I/O 请求编制通道程序，为通道提供具体的操作指令。接着，CPU 执行启动指令，将通道程序地址传递给通道并启动它。通道被启动后，独立执行通道程序，组织实际的 I/O 操作，例如控制设备进行数据传输。最后，当 I/O 操作完成时，通道向 CPU 发出中断请求，通知 CPU 操作结束。

因此，步骤的正确顺序是：编制通道程序（③）→启动 I/O 通道（④）→组织 I/O 操作（①）→向 CPU 发出中断请求（②），对应选项 D。其他选项的顺序不符合通道工作流程，例如中断请求应在操作完成后发出，而不是在开始阶段。

【解析】
首先，作业 1 在 8:00 提交并立即运行。由于高响应比优先算法是非抢占式的，作业 1 运行 2 小时至 10:00 完成。此时作业 2 和作业 3 均已到达，需计算响应比以决定下一个作业。响应比公式为

在 10:00 时：

• 作业 2 的等待时间为 1.5 小时（10:00 - 8:30），运行时间 1 小时，响应比为
  $1+\frac{1.5}{1}=2.5$
• 作业 3 的等待时间为 0.5 小时（10:00 - 9:30），运行时间 0.25 小时，响应比为
  $1+\frac{0.5}{0.25}=3$

作业 3 响应比更高，因此先运行作业 3。

作业 3 运行 0.25 小时至 10:15 完成，随后运行作业 2。作业 2 运行 1 小时至 11:15 完成。因此执行次序为 J1、J3、J2。

计算周转时间：

• 作业 1 完成时间 10:00，提交时间 8:00，周转时间为 2 小时；
• 作业 2 完成时间 11:15，提交时间 8:30，周转时间为 2.75 小时（11:15 - 8:30 = 2 小时 45 分钟）；
• 作业 3 完成时间 10:15，提交时间 9:30，周转时间为 0.75 小时（45 分钟）。

平均周转时间为

选项 B 与此结果一致。

【解析】 银行家算法是一种死锁避免算法，用于检查系统在分配资源后是否处于安全状态，即是否存在一个安全序列使得所有进程都能顺利完成。算法进行安全序列检查时，需要以下参数：系统资源总数（用于计算当前可用资源）、用户最大需求数（每个进程对资源的最大需求量）、用户已占有的资源数（每个进程当前已分配的资源量）。通过这些参数，可以计算需求矩阵（最大需求减去已占有）和可用资源向量，进而模拟资源分配过程以判断安全序列是否存在。

选项 B“满足系统安全的最少资源数”并非银行家算法所需的参数。算法侧重于动态评估当前系统状态的安全性，而不是预先确定或使用一个理论上的最少资源数量。因此，该参数在安全序列检查中是不必要的。

【解析】
首先，分析每个说法的正确性：

说法 I：在页式存储管理中，若无 TLB 和 Cache，访问数据时需要先访问内存中的页表获取物理地址（第一次内存访问），再根据物理地址访问数据（第二次内存访问），因此至少需要 2 次内存访问，该说法正确。

说法 II：页式存储管理将内存划分为固定大小的页，进程分配页面时可能产生内部碎片，即页面内未使用的空间，因此会产生内存碎片，该说法错误。

说法 III：页式存储管理对用户透明，页面大小和映射由操作系统和硬件管理，用户无法感知，该说法错误。

说法 IV：静态重定位在程序加载时一次性完成地址转换，而页式存储使用页表进行动态地址转换，运行时完成，因此不采用静态重定位，该说法错误。

综上所述，只有说法 I 正确，对应选项 C。

【解析】 在页式虚存系统中，数组 A 为 128×128，以行为主序存放，每页存放 128 个元素，因此每行对应一个虚拟页，共占用 128 页（假设从第 1 页开始）。工作集大小为 2 个页框，开始时程序代码（位于第 0 页）已占 1 个页框，故仅剩 1 个页框用于数据页。采用 LRU 替换算法，数据页框只能容纳一页数据。

对于程序 1（列优先初始化）：外层循环遍历列 j，内层循环遍历行 i。访问顺序为 A[1][1], A[2][1], …, A[128][1], A[1][2], A[2][2], …, A[128][2], …, A[1][128], A[2][128], …, A[128][128]。每次访问的元素属于不同行（即不同页），由于只有 1 个数据页框，每次访问新页时都会发生页故障并替换当前页。即使同一页后续会被再次访问，但两次访问之间间隔了其他 127 页的访问，该页已被替换出内存，因此每次访问都会引发页故障。总访问次数为 128×128，故页故障数为 128×128。

对于程序 2（行优先初始化）：外层循环遍历行 i，内层循环遍历列 j。访问顺序为 A[1][1], A[1][2], …, A[1][128], A[2][1], A[2][2], …, A[2][128], …, A[128][1], A[128][2], …, A[128][128]。每行元素位于同一页，访问某行时，第一次访问该页发生页故障，随后访问该行其他元素时页已在内存，无故障。处理下一行时，新页替换旧页，再次发生页故障。因此，每行仅一次页故障，共 128 行，故页故障数为 128。

综上，程序 1 页故障数为 128×128，程序 2 页故障数为 128，对应选项 A。

【解析】

1. 直接索引可覆盖的逻辑块号为 0~11（共12块）。
2. 一级间接索引块可存储 256 个块地址，覆盖逻辑块号 12~267（共256块）。
3. 二级间接索引的第一层索引块可存储 256 个第二层索引块地址，每个第二层索引块又可存储 256 个数据块地址，因此二级间接索引覆盖的逻辑块号为 268~65803（共 256×256=65536 块）。
4. 逻辑块号500落在二级间接索引范围内（500 > 267）。
5. 二级间接索引访问数据需要三次磁盘访问：
   • 第一次：读取一级索引块（二级间接索引的第一层）；
   • 第二次：根据第一层索引找到第二层索引块并读取；
   • 第三次：根据第二层索引找到数据块并读取（题目问“获取该数据块的位置”指定位数据块所在的磁盘位置，但读取数据块本身也需要一次磁盘访问，因此总共需3次磁盘访问）。
6. 由于索引节点已在内存，不需要读inode本身。

因此，需要 3 次磁盘访问，选 C。

【解析】 设备独立性是操作系统中的一个重要概念，指的是用户程序在访问 I/O 设备时，不直接依赖于具体的物理设备，而是通过逻辑设备名进行操作。操作系统负责将逻辑设备名映射到实际的物理设备，这样当物理设备更换、升级或添加时，用户程序无需任何修改，从而提高了系统的灵活性、可移植性和可维护性。

选项 A 错误，因为设备独立性并非 I/O 设备自身具有的执行功能，而是操作系统为用户程序提供的一种抽象层服务。选项 C 不准确，设备共享是指多个进程或用户共同使用同一设备，虽然设备独立性可以促进共享，但其核心是程序的独立性而非共享本身。选项 D 也不正确，设备驱动通常是针对特定物理设备编写的，设备独立性关注的是用户程序层面的抽象，而非驱动层面的独立。

因此，只有选项 B 正确地描述了设备独立性的本质，即用户程序独立于具体物理设备的特性。

【解析】 在 OSI 参考模型中，服务访问点（SAP）是相邻协议层之间的逻辑接口，用于标识上层实体访问下层服务的点。数据链路层的 SAP 通常对应 MAC 地址，因为该层使用 MAC 地址在局域网中唯一标识设备以实现帧的传输。题目中的目的地址“0x000F781C6001”是一个 48 位的十六进制数，格式符合标准 MAC 地址（如 00:0F:78:1C:60:01），因此它属于数据链路层的服务访问点。

网络层的 SAP 是 IP 地址，传输层的 SAP 是端口号，应用层的 SAP 是高层协议标识，均与 MAC 地址的格式和用途不符。故该地址对应数据链路层。

【解析】 首先，计算信道带宽。频率范围为 $3.5\text{MHz}$ 到 $3.9\text{MHz}$ ，因此带宽

信号功率 $S=0.62\text{W}$ ，噪声功率 $N=0.02\text{W}$ ，信噪比

根据香农定理，噪声信道中数字信号的最高数据传输速率（信道容量）为

代入数值：

由于 ${\log }_2(32)=5$ ，可得

因此，该信道的最高数据传输速率为 $2\text{Mbps}$ ，对应选项 B。

【解析】 在简单停止 - 等待协议中，发送方每发送一帧后必须等待接收方的确认，才能发送下一帧。这种机制容易因确认帧丢失或延迟而产生重复帧问题：当确认丢失时，发送方超时重传原帧，接收方可能再次收到相同帧，若无区分机制，会导致数据重复处理。

帧序号通过为每个帧分配唯一标识（通常使用 1 位序号，如 0 和 1 交替），使接收方能够检查序号并识别重复帧，从而丢弃它们。定时器主要用于触发超时重传，但可能引入重复帧；ACK 机制用于确认正确接收，不直接防止重复；NAK 机制用于报告错误，与重复帧无关。因此，帧序号是解决重复帧问题的核心。

在停止-等待协议中，实际数据速率取决于分组传输时间和往返传播延迟。
分组大小为 100 字节，即 800 比特。网络带宽为 $2\text{Mbps}$ ，因此分组传输时间为

线路长度为 $1\text{km}$ ，传播速度为 $20\text{m/ms}$ ，传播时间为

由于应答帧大小可忽略，ACK 传输时间不计，但 ACK 传播时间与分组相同，故总周期时间为

在此周期内成功传输 800 比特数据，实际数据速率为

因此选项 C 正确。

【解析】 原始 IP 数据报总长度为 1500 字节，首部长度为 20 字节，因此数据部分长度为 1500 - 20 = 1480 字节。需要转发到 MTU 为 980 的子网，意味着每个分片的总长度（包括首部）不能超过 980 字节。

每个分片的数据部分长度必须是 8 字节的倍数，这是由 IP 分片偏移量字段的单位决定的。计算每个分片可容纳的最大数据部分：MTU 减去首部长度，即 980 - 20 = 960 字节。960 恰好是 8 的倍数（960 ÷ 8 = 120），因此第一个分片的数据部分可取 960 字节，加上 20 字节首部，总长度为 980 字节。

剩余数据部分为 1480 - 960 = 520 字节。520 也是 8 的倍数（520 ÷ 8 = 65），因此第二个分片的数据部分为 520 字节，加上 20 字节首部，总长度为 540 字节。分片后两个 IP 数据报的长度分别为 980 字节和 540 字节。

【解析】 要确定目的地址 195.26.17.4 属于哪个子网，需要检查该地址是否落在每个选项子网的地址范围内。子网范围由其网络地址和前缀长度决定，通过计算网络地址和广播地址进行比较。

选项 A：195.26.0.0/21，掩码为 255.255.248.0，网络地址为 195.26.0.0，广播地址为 195.26.7.255。目的地址 195.26.17.4 的第三字节为 17，大于 7，因此不在该范围内。

选项 B：195.26.8.0/22，掩码为 255.255.252.0，网络地址为 195.26.8.0，广播地址为 195.26.11.255。目的地址第三字节 17 大于 11，因此不在该范围内。

选项 C：195.26.16.0/20，掩码为 255.255.240.0，网络地址为 195.26.16.0，广播地址为 195.26.31.255。目的地址第三字节 17 在 16 到 31 之间，且整个地址 195.26.17.4 在该范围内，因此属于此子网。

选项 D：195.26.20.0/22，掩码为 255.255.252.0，网络地址为 195.26.20.0，广播地址为 195.26.23.255。目的地址第三字节 17 小于 20，因此不在该范围内。

综上，目的地址 195.26.17.4 属于 195.26.16.0/20 子网，对应选项 C。

【解析】 在慢开始控制策略中，拥塞窗口（cwnd）初始值为 1 个 MSS（2KB），每经过一个 RTT，cwnd 翻倍。接收窗口大小为 24KB。发送窗口取 cwnd 和接收窗口的最小值。当 cwnd 增长到等于或超过 24KB 时，发送窗口达到 24KB。

计算 cwnd 增长过程：经过第一个 RTT 后，cwnd=4KB；第二个 RTT 后，cwnd=8KB；第三个 RTT 后，cwnd=16KB，仍小于 24KB；第四个 RTT 后，cwnd=32KB，超过 24KB，此时发送窗口被接收窗口限制为 24KB，即完全窗口。

每个 RTT 为 10ms，因此达到完全窗口需要经过 4 个 RTT，总时间为 4 × 10ms = 40ms。